Chegamos hoje ao penúltimo passo de nossa jornada. Pois, como somente os de muito boa memória devem lembrar, esta série de colunas começou há cerca de seis meses com o objetivo de atender à solicitação de um leitor explicando o funcionamento dos chamados transistores “trigate”. E este será justamente o próximo passo.
Portanto, estamos chegando ao final da série. Cuja coluna anterior abordou o inteligente alvitre de alterar a própria estrutura interna do cristal de silício localizado abaixo da porta para aumentar sua resistividade, permitindo assim que a camada de silício ali situada continuasse atuando como isolante quanto não havia tensão aplicada à porta. Com isto foi possível romper a “barreira dos 100 nm” e fabricar duas gerações de processadores com camadas de silício mais finas que este limite, a saber os Pentium Prescott e seus sucessores com camada de silício de 90 nm em 2002 e os primeiros representantes da família Core, com sua camada de silício de 65 nm quatro anos depois.
Figura 1: Corte esquemático de um transistor .
Porém não é apenas a distância entre fonte e dreno que necessita ser preenchida com um material que funcione como isolante quando o transistor não conduz (e, neste caso, que funcione como material condutor quando, não havendo tensão na porta, o transistor permite a passagem de corrente). Isto porque, logo acima desta camada, situa-se a própria porta. E, para fazer o transistor conduzir, é preciso nela aplicar uma tensão.
Ora, como o material de que é feita a porta conduz eletricidade, caso entre em contato diretamente com a camada de silício situada abaixo dela, quando se aplicar uma tensão à porta uma corrente fluirá imediatamente da porta para esta camada. O que é absolutamente indesejável. É por isto que ali existe uma fina camada de óxido de silício, um material isolante, que pode ser visto na Figura 1 em cinza.
Examinemos mais detidamente a Figura 1, o corte esquemático de um transistor (que nesta altura dos acontecimentos conhecemos quase de cor), para entendermos melhor a natureza do problema. Repare que a camada de óxido de silício, o material isolante a que nos referimos no parágrafo anterior, aparece sob a porta. É esta camada que deve manter a porta eletricamente isolada da camada de “Strained Si” situada imediatamente abaixo, mostrada em azul escuro.
Isto, em princípio, não deveria apresentar qualquer tipo de problema. Porém estamos trabalhando na escala nanométrica, em que a unidade de distância é o nanômetro, ou milionésimo de milímetro. E quanto mais se reduz a espessura da camada de silício, mas se reduzem as dimensões dos elementos internos dos transistores. Inclusive a espessura da camada isolante de óxido de silício. Repare, na Figura 2 (adaptada da apresentação de Paolo Gargini, da Intel, citada em colunas anteriores), o que ocorre com a espessura desta camada de óxido à medida que a camada de silício usada para fabricar os transistores se reduz.
Figura 2: redução paulatina da espessura da camada de SiO2 .
Notem que no início dos anos 90 do século passado (o eixo horizontal corresponde ao tempo), quando a espessura da camada de silício usada para fabricação de transistores ainda era de 600 nm (ou 0,6 mícron), a espessura da camada de óxido de silício (mostrada no eixo vertical em escala logarítmica) chegava a 8 nm. Porém, com a redução ao longo do tempo da espessura da camada de silício usada como base do “wafer”, a espessura da camada de óxido também foi se reduzindo. Resultado: ao se romper a barreira dos 100 nm com a fabricação de processadores com camadas de silício de 90 nm e 65 nm, a espessura da camada de óxido caiu para apenas 1,2 nm. E 1,2 nm corresponde apenas à deposição de poucas camadas de átomos de óxido, como se pode perceber no detalhe mostrado à direita da Figura 2, que já conhecemos da coluna anterior.
Deste ponto em diante, mantendo-se os mesmos materiais, é impossível prosseguir. Qualquer redução da espessura da camada de óxido de silício para menos de 1,2 nm permitiria o “vazamento” de elétrons através desta camada (ou, usando o jargão dos técnicos, o estabelecimento de uma “corrente de fuga”).
Mais um obstáculo aparentemente intransponível. A não ser que se passe a usar uma camada isolante constituída de óxido de háfnio.
Mas que diabo é isso?
Bem, o háfnio é um elemento. Um metal, para ser preciso. Seu símbolo é Hf e seu número atômico 72. Raramente se encontra puro na natureza, sendo geralmente encontrado formando uma espécie de liga (tecnicamente, uma “solução sólida”) com o zircônio, cujas propriedades físico-químicas são bastante semelhantes. Puro, tem coloração cinza metálica, constituição dúctil (dobra-se com facilidade) e é bastante denso (densidade 13,31, muito próxima da do mercúrio, que é 13,54). Devido a isto, sua principal utilização tem sido a fabricação de hastes de controle para reatores nucleares.
Pois bem: como todo metal, o háfnio se oxida. E o óxido de háfnio, HfO2, apresenta uma propriedade que resolve o problema do isolamento entre porta e camada de silício: sua capacidade de isolamento elétrico é mais de seis vezes superior à do óxido de silício.
A capacidade de um material para atuar como isolante é quantificada por sua “constante dielétrica”, cujo símbolo é a letra “K”. Quem estiver interessado no tema pode consultar otópico correspondente da Wikipedia, mas o que nos interessa é que quanto maior o valor de K de uma determinada substância, maior será sua capacidade de atuar como material isolante. Por isto, materiais de alta capacidade isolante são classificados como “isolantes de alto K” (“High-K dielectric”).
Pois bem: o valor da constante dielétrica do óxido de silício é aproximadamente quatro (K = 3,9 para ser exato), enquanto a do óxido de háfnio é K = 25. O óxido de háfnio é, portanto, um material “High-K”. E foi com ele que a Intel conseguiu reduzir ainda mais a espessura da camada de silício de seus processadores.
É claro que a coisa não foi assim tão fácil. Quando se usa uma base de silício, revestir parte de sua superfície com óxido de silício é quase uma brincadeira: basta oxidá-la até o ponto desejado. Já revesti-la com uma camada de óxido de háfnio é algo completamente diferente e bastante mais complexo. Quem desejar ter uma ideia do grau desta complexidade, dos problemas que apresenta e da forma pela qual foram resolvidos, pode consultar o excelente (e altamente técnico) artigo de J. Robertson. Mas quem não está interessado nos detalhes basta saber que para usar um isolante de alto K foi preciso, entre outras coisas, aumentar a espessura da camada isolante para 3 nm (devido a questões de capacitância) e substituir o material da própria porta por um elemento metálico, não mais por silício (o metal escolhido depende do tipo de transistor, mas como o que interessa são suas características como condutor elétrico, sua natureza não é muito importante).
Figura 3: comparação entre Sio2 e High-K .
Compare, na figura 3 (microfotografias fornecidas pela Intel), as estruturas dos materiais empregados em um transistor fabricado com uma porta de silício e uma camada isolante de SiO2, à esquerda, e um transistor fabricado usando a tecnologia “High-K/Metal Gate” (Alto K / Porta metálica), à direita. Note a diferença na estrutura atômica da porta metálica no transistor da direita e o aumento da espessura de sua camada isolante “High-K” de HfO2. E, se você tem alguma intimidade com o idioma inglês, sugiro enfaticamente assistir um mui bem humoradovídeo sobre o uso do háfnio no You Tube, no qual um excelente ator explica o assunto para leigos (sua interpretação da corrente de fuga é imperdível).
Pois, muito simplificadamente, é isso. Simplificadamente porque problemas práticos de fabricação também tiveram que ser superados. Por exemplo: a aplicação do óxido de háfnio deve ser feita quase que camada a camada de átomos, como indica esquematicamente a Figura 4, também da Intel.
Figura 4: aplicação do óxido de háfnio .
E foi assim que mais uma barreira foi superada e a Intel conseguiu, usando a tecnologia “High-K/Metal Gate” fabricar processadores em bases de silício com espessura de 45 nm.
Quer ter uma ideia da complexidade que isto representa? Pois bem, o primeiro microprocessador fabricado pela Intel usando a tecnologia de 45 nm foi o Core 2 Quad Extreme, em 2008, com seus quatro núcleos e 820 milhões de transistores. Aí está ele na Figura 5, grandemente ampliado, em uma microfotografia fornecida pela Intel na qual se pode distinguir claramente dois conjuntos de dois núcleos cada (veja o original detalhado em tela cheia aqui). Os grandes retângulos alaranjados e amarelos na parte de baixo correspondem à região onde se situa a memória cache interna.
Figura 5: microfotografia do Core 2 Quad Extreme .
Pois bem, a tecnologia atual de fabricação da Intel permite criar “wafers” com diâmetro de 30 cm onde são fabricados simultaneamente centenas destes “chips”. Veja, na Figura 6, um trecho da superfície de um destes “wafers”. Cada pequeno retângulo corresponde a um processador de quatro núcleos em camada de 45 nm, exatamente o mesmo mostrado ampliado na figura acima. O objeto que se vê sobre a Figura 6 é um simples palito de dentes.
Figura 6: trecho de “wafer” de 45 nm e um palito de dentes .
Mas a Intel conseguiu, ainda adotando a tecnologia “High-K/Metal Gate”, dar mais um passo adiante: em janeiro de 2010 fabricou o primeiro Intel Core i3 versão Clarkdale, com camada de silício de apenas 32 nm. Ora, 32 nm é aproximadamente um terço de um décimo de milésimo de milímetro. A camada de silício tornou-se, então, três vezes mais esbelta que a famosa barreira dos 100 nm.
E, neste ponto, como andaria a espessura da porta, aquela responsável pelo isolamento entre fonte e dreno quando o transistor não conduz? Bem, isto podemos verificar na figura 7, também de uma apresentação da Intel, que mostra microfotografias de cortes de quatro transistores fabricados depois de rompida a barreira dos 100 nm (onde os transistores com camada de silício de 65nm e menores constam ainda como protótipos, mas já entraram em produção há anos). As larguras das portas das duas últimas estão claramente marcadas. E como neles se vê, os dois transistores fabricados usando a tecnologia “High-K/Metal Gate”, em camada de silício de 45 nm e 32 nm, apresentam largura de porta respectivamente de 20 nm e 18 nm.
Figura 7: transistores abaixo da “barreira dos 100 nm” .
E acabou-se.
Daí para diante não é possível reduzir mais a distância entre fonte e dreno, ou seja, diminuir o trajeto percorrido pelos elétrons quando o transistor conduz. Porque, usando seja qual for o material semicondutor conhecido e por mais que se altere sua estrutura cristalina, em uma espessura menor que esta ele simplesmente não isola.
A única solução possível foi, então, aumentar a distância percorrida pelos elétrons.
Mas como fazer isto sem aumentar a espessura da camada de silício?
Ora, simples: lançando os elétrons em outra dimensão.
E foi assim que nasceram os transistores “trigate”. Nosso assunto da próxima coluna.
Até lá.
Nenhum comentário:
Postar um comentário